Leak: Zen 6 CCDs kommen mit 12 und 32 Kernen – bis zu 3 MB L128-Cache

Bekannter Insider @9550pro (HXL) veröffentlichte eine kurze, aber wichtige Informationen über zukünftige CCD-Blöcke der Architektur Zen 6 von AMD. Seiner Nachricht zufolge bereitet das Unternehmen zwei Arten von Chiplets vor: 12-Kern mit 48 MB L3-Cache и 32-Kern mit 128 MB L3-Cache. Auf die Frage eines Abonnenten, ob diese Informationen für Zen 6 gelten, antwortete HXL kurz: „Ja“ - bestätigt, dass wir über die nächste Generation sprechen CPU AMD

Aussehen 32-Core-CCD mit 128 MB Cache – dies ist eine radikale Änderung der Architekturskalierung, insbesondere wenn man bedenkt, dass aktuelle Zen 5/5C-Chiplets auf 8 oder 16 Kerne pro CCD beschränkt sind. Dies könnte auf eine erhebliche Überarbeitung des Designs hindeuten, engere Integration der Kerne und erhöhter Cache-Speicher, wahrscheinlich in Zen 6C-Varianten für Serverlösungen.

Der zweite Block ist 12 Kerne mit 48 MB L3 — stellt höchstwahrscheinlich den Basis-CCD für Client-Prozessoren auf Zen 6 dar. Der Cache-Anteil (4 MB pro Kern) entspricht den AMD-Standards der neuesten Generationen. Solche Chiplets werden wahrscheinlich die Grundlage für die neuen Serien Ryzen und EPYC im Verbraucher- und Unternehmenssegment bilden.

Diese Parameter stimmen mit früheren Leaks über die Plattform überein. EPYC Venedig, wo Chiplets mit 12 Kernen und Konfigurationen von bis zu 256 Kernen in einem angegeben wurden CPU. Zen 6 wird voraussichtlich die erste Generation von AMD sein, die auf dem 2-nm-Prozess von TSMC basiert., was eine Expansion in diesem großen Maßstab ermöglicht.

AMD hat sich zu diesen Zahlen noch nicht offiziell geäußert, aber die Quellen von @9550pro stehen den Lieferanten traditionell nahe und genießen einen guten Ruf. Wenn das Leck bestätigt wird, Zen 6 wird die skalierbarste Generation sein CPU AMD im Laufe der Geschichteund wird einen qualitativen Sprung in der Rechenleistung sowohl im Server- als auch im Verbrauchersegment mit sich bringen.